Copyright 2014-2025 觀(guān)經(jīng)濟(jì) 版權(quán)所有 京ICP備20151973號(hào)-1
11 月 24 日消息,在本月早些時(shí)候的 SC25 大會(huì)上,CXL 聯(lián)盟發(fā)布了 CXL 4.0 規(guī)范。這版規(guī)范基于 PCIe 7.0 構(gòu)建,數(shù)據(jù)速率達(dá) 128GT/s,吞吐量是上代 CXL 3.0 的 2 倍。
圖片
除速率的提升外,CXL 4.0 還在系統(tǒng)架構(gòu)和拓?fù)浞矫嫣峁┝烁叩撵`活性,其支持原生 ×2 寬度、支持最多 4 個(gè)重定時(shí)器 (Retimer)、允許多個(gè)上游端口聚合捆綁為一個(gè)邏輯實(shí)體;此外其擁有更強(qiáng)的內(nèi)存可靠性和可維護(hù)性,能滿(mǎn)足下一代數(shù)據(jù)密集型應(yīng)用的需求。